출력 일자: 2004/6/1

발송번호: 9-5-2004-021323348

발송일자 : 2004.05.31

제출기일 : 2004.07.31

Date of Mailing

수신 : 서울 종로구 내자동 219 한누리빌딩(김&

장 특허법률사무소)

주성민 귀하

110-053

22/23/24/

2004. 6.

[Korean Office Action]

특허청 의견제출통지서

출원인

명칭 주식회사 메디슨 (출원인코드: 119980013884)

주소 강원 홍천군 남면 양덕원리 114

대리인

성명 주성민 외 1명

주소 서울 종로구 내자동 219 한누리빌딩(김&장 특허법률사무소)

출원번호

10-2002-0043133

발명의 명칭

아날로그 멀티플렉서를 이용한 디지털 수신 집속 장치

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서[특허법시행규칙 별지 제25호의2서식] 또는/및 보정서[특허법시행규칙 별지 제5호서식]를 제출하여 주시기 바랍니다.(상기 제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장승인통지는 하지 않습니다.)

[이 유]

1. 본원특허청구범위 제1,3,4항은 초음파영상시스템에 사용되는 디지털 수신 접속 장치에 있어서 다수의 입력을 받는 채널모듈 각각에는 멀티플렉싱하는 수단을 구성한 것에 그 특징이 있는 것인 LC

그러나, 일본특허공개평8-56944호('96.3.5공개,인용발명1)에서도 다수의 입력신호를 멀티플렉싱하고 디레이시키는 221-22n 멀티플렉싱수단의 구성과 각 멀티플렉싱된 신호가 결과적으로 집속장치(24)에 의해 티지탈 형식으로 집속되는 구성이 제시되어 있어 본원 제1.3.4항은 당업자정도라면 상기 인용발명으로부터 용이하게 발명할 수 있는 것으로 특허법 제29조제2항의 규정에 의하여 특허를 받을 수 없습니다.

2. 본원 제2.5항은 멀티플렉싱수단을 디지털이 아닌 아날로그 방식으로 구성한 것을 청구하고 있으나.

한국특허공개 2002-60573호(' 02.7.18공개,인용발명2)에서는 일군의 초음파 펄스로부터 반사되어 트랜스 듀서 어레이에서 수신하는 초음파 신호에 적응적 지연 프로파일을 적용하여 복수개의 예비 주사선 데이터를 수신집속하는 장치가 제시되어 있고 이 구성에서 다수개의 FIFO를 사용하고 있으며 도면2에서는 변환자배열(10)의 구성 뒤쪽으로 A/D의 구성이 있으므로 변환자배열에서의 다수 입력신호가 아날로그 방식으로 처리되고 있음을 예상할 수 있습니다.

따라서, 본원 제2,5항은 1당업자정도라면 상기 인용발명으로부터 용이하게 발명할 수 있는 것으로 특허법 제29조제2항의 규정에 의하여 특허를 받을 수 없습니다

[첨 부]

첨부 1 일본공개특허공보 평08-056944호(1996.03.05) 1부.

첨부2 한국공개특허공보 2002-60573호(2002.07.18) 1부. 끝.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-056944

(43) Date of publication of application: 05.03.1996

(51)Int.CI.

A61B 8/00

G01S 7/523

G01S 15/89

GO3H 3/00

(21)Application number: 07-202324

(71)Applicant: HEWLETT PACKARD CO <HP>

(22)Date of filing:

08.08.1995

(72)Inventor: LIPSCHUTZ DAVID

(30)Priority

Priority number: 94 287689

Priority date: 09.08.1994


Priority country: US

(54) ULTRASONIC BEAMFORMER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an ultrasonic beamformer by which imaging of an object and an image with high resolution in scanning of ultrasonic beam can be obtained by a simple circuit construction and at a low cost.

SOLUTION: Energy reflected from a scanning object of ultrasonic beam is received by converting elements 101-10n of a phased array ultrasonic converter 10 to be converted into an electric signal. The signal is converted into a digital sample by digitalization units 201-20n. The digital sample is delayed by a time multiplexing delay units 221-22n for a delayed amount to form a stream of the digital sample. The stream is added by an adding unit 24, to form a stream of the time multiplexing output sample which expresses two or more received beams and to obtain an image of human body tissues.



LEGAL STATUS

[Date of request for examination]

08.08.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-56944

(43)公開日 平成8年(1996)3月5日


(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ				技術表示箇所	
A 6 1 B 8/00		7638-2 J						
G01S 7/523	1							
15/89								
	8907 – 2 F		G 0 1 S	7/ 52		F	F	
		8907 - 2F	15/		89 B			
		審査請求	未請求 請求項	質の数 1	OL	(全 24 頁)	最終頁に続く	
21)出願番号	特願平7-202324	(71)出願人	5900004	.00				
				ヒュー	レット	・パッカード	・カンパニー	
22)出願日	平成7年(1995)8	アメリカ合衆国カリフォルニア州パロアル						
		ト ハノーバー・ストリート 3000			Ի 3000			
31)優先権主張番号	号 287-689		(72)発明者	デイヴィッド・リップシュッツ				
32)優先日	1994年8月9日			アメリカ	カ合衆	国マサチュー	セッツ州レキシ	
(33)優先権主張国	米国(US)			ントン	J []	ニーロード(52	
			(74)代理人	4班十	猫袋	77. (#15.	9.)	

(54) 【発明の名称】 超音波ピームフォーマ

(57)【要約】

【課題】 複数の超音波ビームフォーマを並列動作させるのに回路構成が簡潔で低廉で、かつ超音波ビームの走査の対象物の画像化と高解像度の超音波ビームフォーマを提供すること。

【解決手段】 超音波ビームの走査対象から反射されたエネルギをフェーズド・アレイ超音波変換器 10の変換素子 101~102。で受信して電気信号に変換し、デジタル化ユニット 201~202。でデジタル・サンプルに変換し、時間多重化遅延ユニット 221~222。でデジタル・サンプルを時間多重化した遅延量だけ遅延してデジタル・サンプルのストリームを生成し、このストリームを加算ユニット 24 で加算して 20 つあるいはそれ以上の受信ビームを表す時間多重出力サンブルのストリームを形成して、人体の組織の画像を得る。



【特許請求の範囲】

【1 取氽鮨】 超音波変換器アレイ(10)から受け取 った信号を処理するための超音波ピームフォーマ (1 2) であって、

それぞれが前記の超音波変換器アレイ(10)の素子か らの信号を受け取る複数の処理チャンネル、

受け取った信号をサンプリング・レートfでデジタル・ サンプルに変換するデジタル化手段(201、202、 \cdots , 20_n),

遅延係数に応じて前記のデジタル・サンプルを時間多重 10 化した遅延量だけ遅延して2つあるいはそれ以上の受信 ピームを形成するための遅延され、時間多重化されたデ ジタル・サンプルのストリームを生成する時間多重遅延 手段(221、222、・・・, 221)、

前記の遅延され時間多重化されたデジタル・サンプルる 加算して前記の2つあるいはそれ以上の受信ビームを表 わす時間多重出力サンプルのストリームを形成

する加算手段(24)、前記の遅延係数を前記の各処理 チャンネル内の時間多重遅延手段(221、222、・ ・・, 22。) に供給する係数発生器 (28) からなる 20 超音波ピームフォーマ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はフェーズド・アレイ ・ピーム・ステアリングおよびフォーカシングを用いる 超音波画像化装置に関し、より詳細には受け取った2つ あるいはそれ以上のピームを時間多重化を用いて同時に 処理する超音波ビームフォーマに関する。

【従来の技術】フェーズド・アレイ超音波画像化装置で 30 は、超音波変換器は変換器素子のアレイを有する。かか る装置はそれぞれがこれらの変換器アレイ素子の1つに 接続された送信器と受信器を有するII個の並列なチャン ネルを有する。それぞれの送信器は変換器素子を介して 画像化すべき物体(通常は人体)に超音波パルスを送出 する。送出された超音波エネルギはそれぞれのアレイ素 子から送出された超音波パルスに対して送出されたエネ ルギが所望の点に構築的に加わるように遅延を加えるこ とによって方向付けおよび集束される。パルスは体内の さまざまな構造や組織によって部分的に変換器アレイに 40 に得る技術が開示されている。 反射される。

【0003】受け取られた超音波エネルギの方向付けと 集束は逆の方法で行なわれる。物体すなわち構造から反 射された超音波エネルギは異なる時点でアレイ要素に到 達する。受信された信号は受信ビームフォーマ内で増 幅、遅延および加算される。それぞれの素子に対する遅 延は、受け取られたピームが所望の点に集束するように 選択される。遅延は超音波エネルギが受け取られると き、ビームを徐々に深い位置あるいは領域に集束するよ うに動的に変化させることができる。送出されたビーム 50 は身体のある領域を走査し、ビームフォーマによって生 成された信号が処理されてその領域の画像が生成され る。

[0004]

【発明が解決しようとする課題】超音波画像化における 重要な要素 (consideration)は画像シーケンス・レート すなわちフレーム・レートである。 フレーム・レートは 人体内での超音波エネルギの伝播速度、画像化しようと する深さ、および画像の形成に用いられる走査線の数に よって限定される。フレーム・レートは血流のカラー・ ドップラ画像化および高解像度画像の生成において特に 重要である。

【0005】フレーム・レートを増大する方法の1つ に、送出されたパターンの範囲内で2つ以上の方向から 同時にピームを受け取る方法がある。高いフレーム・レ ートを得る他の方法においては、いくつかの広い間隔を おいた受信ビームが同時に処理される。複数の受信ビー ムの第3の応用法では、「通常の」送出パターンと多数 の受信ピームを用いて合成アパーチャ・データ・セット を近似的に計算し、この合成アパーチャ・データ・セッ トからいくつかの有益な画像強調を計算することができ る。従来の装置では、並列動作する複数のビームフォー マによって複数の受信ビームが形成される。しかし、そ れぞれのピームフォーマに大量な回路が必要であるた め、この方法はコストが高く実用的ではない。

【0006】Augustine (オーガスティン) の1987 年2月24日付米国特許第4,644,795号には、 sin(πx)/ πx 送出励起を用い、受信信号が並列遅延路 に入れられるマルチライン超音波ピームフォーマが開示 されている。

【0007】Perten (パーテン) 他の1988年12月 13日付米国特許第4,790,320号には、デュア ル・ポートRAM等の遅延処理装置が並列ビーム形成を 同時に行なうためのインクリメンタルな遅延を有する超 音波画像化装置が開示されている。

【0008】0'Donnell (オードネル) の1989年1 2月12日付米国特許第4,886,069号には、帰 還信号を復調し、受信された信号の位相を回転させるこ とによってMの異なるビーム方向からの帰還信号を同時

【0009】Fidel (フィデル) の1986年11月11日 付米国特許第4, 622, 634号には、第1のメモリ と第2のメモリにベクトル情報が交互に記憶される超音 波ペクトルの並列処理装置が開示されている。

【0010】Pesque (ペスキュウ) の1990年1月9 日付米国特許第4,893,283号には、送信器が非 常に短い期間にMのピームを順次に送出し、受信器がこ のMのピームのエコーを同時に受け取る超音波装置が開 示されている。

【0011】Harrison (ハリソン) 他の1992年6月

9日付米国特許第5,121,361号には、交互に動 作して異なる領域に集光する第1および第2のプログラ ム可能なピーム集束モジュールを有するプログラム可能 なピームフォーマが開示されている。この場合、1つの ピームだけが形成されるように見える。

【0012】Robinson (ロピンソン) の1981年2月 24日付米国特許第4,252,026号には、複数の ピーム形成回路によって送出パルスのそれぞれについて 受信ビームが提供される超音波装置が開示されている。

10月30日付米国特許第4,173,007号には、 独立した読み出しおよび書き込み能力を有してダイナミ ックに変化する遅延を生成するメモリを用いた超音波画 像化装置が開示されている。この遅延は書き込みあるい は読み出しアドレス・ポインタを変更することによって 変化させることができる。

[0014]

【課題を解決するための手段】本発明によれば、超音波 変換器アレイから受け取った信号を処理する超音波ビー ムフォーマは、それぞれが変換器アレイの1つの素子か 20 らの信号を受け取る複数の処理チャンネルを有する。そ れぞれの処理チャンネルは受信信号をサンプリング・レ ート f でデジタル・サンプルに変換するデジタル化手段 と遅延係数に応じてデジタル・サンプルを時間多重化さ れた遅延量だけ遅延して、遅延された時間多重サンプル を生成して2つあるいはそれ以上の受信ビームを生成す る時間多重遅延手段を有する。この超音波ピームフォー マはさらに遅延された時間多重デジタル・サンプルを加 算して、2つあるいはそれ以上の受信ビームを表わす時 間多重出力サンプルのストリームを形成する加算手段と 各処理チャンネルの時間多重遅延手段に遅延係数を供給 する係数発生器を有する。

【0015】好適には、時間多重遅延手段はデジタル・ サンプルをサンプリング期間1/fに等しい増量で量子 化された選択された遅延量だけ遅延するための遅延手段 からなる。この遅延手段は好適にはデジタル・サンプル を記憶するためのメモリ手段、デジタル・サンプルをメ モリ手段に書き込む手段、およびメモリ手段の時間多重 化された遅延に対応する位置からデジタル・サンプルを 読み出す時間多重読み出し手段からなる。第1実施例に おいて、このメモリ手段は2ポート・ランダム・アクセ ス・メモリからなる。読み出し手段は処理される各受信 ピームのための読み出しカウンタと、各クロック・サイ クル中に処理される受信ビームを表わすインターリーブ 制御信号に応じて選択された読み出しカウンタの出力を メモリ手段に与えるマルチプレクサ手段で構成すること ができる。読み出しカウンタは好適には所望の遅延に対 応するメモリ手段内の位置をアドレス指定する手段を有 する。好適には、時間多重遅延手段はさらに各読み出し カウンタに対応した集束遅延発生器を有する。それぞれ 50 の集束遅延発生器は遅延係数に応じて対応する読み出し カウンタの状態を制御する。

【0016】本発明の他の特徴は、時間多重遅延手段に さらに整数クロック遅延手段によって出力された遅延さ れたデジタル・サンプルを処理して、2つ以上の主ビー ムを形成するための時間多重デジタル・サンプルを含む 第1のデータ・ストリームと2つ以上の近接ビームを形 成するための第2のデータ・ストリームを提供する主ビ ームおよび近接ビーム遅延処理手段を設けることができ 【0013】 McKeighen (マッキヘン) 他の1979年 10 ることである。それぞれの近接ビームは対応する主ビー ムを有し、またそれぞれの近接ビームはそれに対応する 主ビームの所定の角度範囲内にある。主ビームおよび近 接ピーム遅延処理手段は好適には遅延されたデジタル・ サンプルにある一定の追加遅延を加えて第1にデータ・ ストリームを提供する主ビーム遅延手段と遅延されたデ ジタル・サンプルに前に加えられた遅延を取り除いて主 ピーム遅延の所定数のクロック・サイクル内にある近接 ピーム遅延を加えて第2のデータ・ストリームを提供す る近接ピーム遅延手段からなる。

> 【0017】第2の実施例では、メモリ手段は書き込み ポート、第1の読み出しポート、および第2の読み出し ポートを有する3ポート・ランダム・アクセス・メモリ からなる。時間多重読み出し手段は第1の読み出しポー トに第1のインターリープされたアドレスを供給するた めの第1の読み出しアドレス制御と第2の読み出しポー トに第2のインターリープされたアドレスを供給するた めの第2の読み出しアドレス制御からなる。第1の読み 出しポートは第1のインターリープされたアドレスに応 じて時間多重データ・サンプルの第1のストリームを供 給し、第2の読み出しポートは第2のインターリープさ れたアドレスに応じて時間多重データ・サンプルの第2 のストリームを供給する。この3ポート・ランダム・ア クセス・メモリは上述した主ビームおよび近接ビーム遅 延処理回路を用いることなく2つの時間多重受信ビーム 群を提供する。この2つの受信ビーム群は、主ビームと 近接ビームの場合と異なり、互いに所定のオフセット角 内にある必要はない。

> 【0018】好適には、時間多重遅延手段はさらにデジ タル・サンプルを、サンプリング期間1/fより小さい 増量で量子化された選択された小遅延量だけ遅延するた めの遅延補間器を有する。この遅延補間器は好適にはフ ィルタ係数に応じてデジタル・サンプルをサンプリング 期間1/fより小さい増量で量子化された異なる小遅延 量だけ遅延するプログラム可能な手段を有するFIRデ ジタル・フィルタ、小遅延制御信号に応じてFIRデジ タル・フィルタにフィルタ係数を供給する手段、遅延係 数に応じて小遅延制御信号を生成する手段、およびそれ ぞれの受信ビームを表わす連続するデジタル・サンプル の群を、異なるクロック・サイクル中にFIRデジタル ・フィルタに時間多重的に与えるために記憶する手段か

らなる。

【0019】デジタル化手段は好適には受信信号を増幅する増幅器、増幅された信号を制限するリミッタ、この制限された信号から高周波成分を除去得する低域フィルタ、およびこの制限され、フィルタにかけられた信号をデジタル・サンプルに変換するアナログ/デジタル変換器からなる。このリミッタは好適にはアナログ/デジタル変換器の飽和を防止する手段を有する。低域フィルタはサンプリング・レートfに対応するカット・オフ周波数を有する。

【0020】加算手段は好適にはパイプライン構造を有し、複数の処理チャンネル群のための遅延されたデジタル・サンプルを加算して第1のクロック・サイクル中に複数の中間和を提供する加算を行ない、また第2のクロック・サイクル中にこの複数の中間和を加算して複数の処理チャンネル群を表わす和を形成する手段を有する。この加算手段は好適にはさらに処理される受信ビームの数を表わすインターリーブ係数に応じて加算手段の出力に異なるパイプライン遅延を加えるプログラム可能な手段を有する。

[0021]

【発明の実施の形態】図1には本発明の超音波変換器アレイと超音波ビームォーマとしてのデジタル・フェーズド・アレイ超音波ビームフォーマの概略プロック図を示す。フェーズド・アレイ超音波変換器10は変換器素子101,102,・・・,10。有する。これらの変換器素子は通常直線状あるいは曲線状のアレイに構成される。超音波変換器10は通常最大で128の変換器素子を有する。

【0022】超音波変換器10は画像化される物体に超音波エネルギを送出し、反射された超音波エネルギを受け取る。医療用の超音波画像化装置では、反射は人体のある領域内のさまざまな構造や組織から受け取られる。図1には簡略化のための超音波スキャナの送信器部分が省略されているが、同部分は図3に示されている。各変換器素子に加えられるパルスを適当に遅延することによって、集束された超音波ビームが患者に送出される。この送出されたビームはそれぞれの変換器素子に関係する遅延を変化させることによって集束および方向付けされる。

【0023】患者の体内のある特定の点から反射された超音波エネルギは各変換器要素によって異なる時点で受け取られる。変換器素子101,102,・・・,10%のそれぞれは受け取った超音波エネルギを電気信号に変換し、この電気信号は受信ビームフォーマ12に供給される。受信ビームフォーマ12は、受信感度パターンが制御されることによって受け取られた超音波エネルギの集束と方向付けが行なわれるようにこの電気信号を処理する。超音波変換器10に対する焦点の深さと方向は各変換器素子からの受信信号を適当に源がすることによ

って時間とともに動的に変化させることができる。受信 ピームフォーマ12は各変換器素子に対応する独立した 処理チャンネルを有する。

6

【0024】超音波変換器、送信器、および受信ビームフォーマは複数の走査線に沿って超音波エネルギを送出し受け取るフェーズド・アレイ超音波スキャナの部分をなす。扇形走査パターン、線形走査パターンおよびその他の当業者に周知の走査パターンを用いることができる。受信ビームフォーマ12の出力はそれぞれの走査線に沿って受け取られた超音波エネルギを表わす一連のデジタル・データ・サンプルである。ビームフォーマ出力14が周知の技術で処理されて走査される領域の超音波画像が生成される。

【0025】変換器素子10:, 102, ・・・, 10 。からの電気信号は受信ビームフォーマ12の個々の処 理チャンネルに与えられる。それぞれの処理チャンネル はデジタル化ユニット20. と時間多重遅延ユニット2 2: を有する。iは1からnの間で変動する。変換器素 子10: の出力はデジタル化ユニット20: の入力に与 20 えられ、デジタル化ユニット20: の出力は時間多重遅 延ユニット22: の入力に与えられる。同様に、変換器 素子102の出力はデジタル化ユニット202の入力に 与えられ、デジタル化ユニット222の出力は時間多重 遅延ユニット222の入力に与えられる。時間多重遅延 ユニット221, 222, ・・・, 22。の出力は加算 ユニット24の入力に与えられる。計数発生器であるコ ントローラ28が遅延係数と他の制御情報をそれぞれの 処理チャンネルに供給する。一般に、それぞれのデジタ ル化ユニット20: は変換器素子からのアナログ信号を 30 このアナログ信号を表わす一連のデジタル・サンプルに 変換する。時間多重遅延ユニット22, はそれぞれのデ ジタル・サンプルに遅延を与える。この遅延は受信感度 パターンが所望の方向に方向付けされ、所望の深さで集 束するように選択される。

【0026】本発明の重要な特徴は、デジタル・サンプルに与えられる遅延は複数の受信ビームに対応し、遅延されたデジタル・サンプルのストリームが複数の受信ビームを同時に表わすように時間多重化される。したがって、受信ビームフォーマ12は複数の受信ビームの時間多重処理を実行する。時間多重ビームフォーマによって処理できる受信ビームの数は時間多重ビームフォーマのクロック・レートと用いられる変換器の周波数によって決まる。時間多重ビームフォーマによって処理される受信ビームはすべて超音波エネルギの送出バターン内になければならない。この条件はすべての受信ビームを含むだけの幅を持つ1つのビームを送出する、複数のビームを同時に送出する、あるいは複数のビームを高速に連続して送出することによって満たされる。

理する。超音波変換器10に対する焦点の深さと方向は 【0027】超音波画像化装置では、異なる周波数を有 各変換器素子からの受信信号を適当に遅延することによ 50 する異なる変換器を異なるアプリケーションに用いるこ

とができる。時間多重ビームフォーマのクロック・レー トは用いられる最も周波数高い変換器および用いられる 可能性のある保護周波数帯のナイキスト条件を満たすも のでなければならない。たとえば、最も周波数の高い変 換器が100%の分数帯域幅(5MHzから15MH z)を有する10MHzのフェーズド・アレイ変換器で ある場合、40MHzのクロック・レートを用いること ができる。40MHzのクロック・レートで動作するデ ジタル・ビームフォーマは10MHzの変換器に対して 1つの受信ビームを処理することができる。このピーム フォーマは同じクロック・レートを用いて、5MH2の 変換器の場合には2つの受信ビーム、3.33MHzの変 換器の場合3つの受信ビーム、2. 5 MHzの変換器の 場合4つの受信ピームの時間多重処理を行なうことがで きる。周波数の低い7つの変換器については、クロック ・レートを変えることなく、また受信ピームフォーマの ハードウエアを増やすことなく複数の受信ビームを処理 することができる。したがって、用いられる変換器に応 じて、このビームフォーマによって1本から4本の受信 ビームを処理することができる。同時に処理することの できるピームの異なる数はクロック・レートと変換器の 周波数の関係に応じて変化することがわかる。後に説明 するが、ビームフォーマの回路の一部を複製することに

【0028】図2に受信ビームフォーマ12の好適なアーキテクチャを示す。受信器基板301,302,・・・、30。はそれぞれフェーズド・アレイ変換器10の16の変換器素子からの信号を処理する。128の変換器素子を有する好適な変換器には8つの受信基板が用いられる。係数発生器32が始めの4つの受信器基板301,302,303および304に対する遅延係数を供給し、係数発生器34が残りの4つの受信器基板305、306、306および308に対する遅延係数を供給する。それぞれの受信器基板は16の変換器素子のためのデジタル化ユニット20;と時間多重遅延ユニット22、を有する。また、それぞれの受信器基板は次に説明する加算ユニット24の一部を含む。

よって、処理できるビームの数を増やすことができる。

【0029】受信器基板301,302,・・・,30 s と係数発生器32および34はXバス40とYバス42によって相互接続されている。Xバス40およびYバス42は受信器基板の間に、受信器基板間のバスにクロック同期されたレジスタを設けたデイジー(daisy)チェーン構成で設けられており、したがってそれぞれの受信器基板は次の受信器基板だけを駆動する。その結果、リードの長さの問題と論理伝播遅延の問題を防止することができる。受信中、Xバス40は最大で4つの時間多重主ビームの遅延されたデータ・サンブルを搬送し、Yバス42は最大で4つの時間多重近接ビームの遅延されたデータサンブルを搬送する。係数発生器32および34は遅延係数を記憶するためのキャッシュメモリを有

し、超音波エネルギの送出の前にXバス40およびYバス42上に関係する受信器への遅延係数を送る。制御CPU44が係数発生器32および34と受信器基板301,302,・・・,308 を制御する。

8

【0030】ビームフォーマのXパス出力50はデマルチプレクサ52に入力され、Yパス出力54はデマルチプレクサ56に入力される。デマルチプレクサ52および56はXパス出力50およびYパス出力54上の時間多重デジタル・サンプルと同期したインターリープ状態10信号によって制御される。それぞれのパス出力が多重化解除されてそれぞれが異なる受信ビームを表わす別個の信号が最大で4つ生成される。各受信ビームの信号が周知の方法で処理されて、超音波画像が生成される。最大で8つの受信ビームが同時に生成されるため、超音波画像のフレーム・レートは最大で8倍まで大きくなる。前述したように、本発明の範囲内であれば、処理できるビームの数はこれより多くすることも少なくすることもできる。

【0031】図3には、図1に示す受信ビームフォーマ 12内の各処理チャンネルのデジタル化ユニット20; の実施例のプロック図を示す。変換器素子10, が送信 /受信スイッチ60に電気的に接続されている。送信/ 受信スイッチ60の第1のポートが可変利得増幅器62 の入力に接続されている。送信器64が送信/受信スイ ッチ60の第2のポートに接続されている。当該技術分 野で周知の通り、この送信/受信スイッチ60は送信器 64が通電されるとき増幅器62への入力を保護する。 増幅器62は変換器素子10:からの低レベルのアナロ グ信号を増幅し、リミッタ68の入力に増幅された信号 30 を供給する。増幅器62の利得制御は、当該技術分野で 周知の通り、受信中の時間利得制御(TGC)と全体的 な利得の制御を行なうのに用いられる。リミッタ68の 出力は低域フィルタ70を介してアナログ/デジタル変 換器72の入力に接続される。アナログ/デジタル変換 器72は変換器信号を、装置に用いられる最も周波数の 高い変換器および所望の保護周波数帯に対するナイキス ト条件を満たすサンプル・クロック・レートでサンプリ ングする。前述したように、好適なクロック・レートは 約40MHzである。アナログ/デジタル変換器72の 出力はこのサンプル・クロック・レートによるデジタル ・データ・サンプルのストリームである。

【0032】低域フィルタ70はアナログ信号の高周波成分によるデータ・サンプルのエイリアスの発生を防止する。低域フィルタ70は変換器の周波数とビームフォーマに用いられるインターリープ係数に応じたカットオフ周波数を有する。たとえば、40MHzのクロック・レートと10MHzの変換器を用いて1つのビームを形成する場合、低域フィルタ70は15MHzのコーナ周波数を有する。同じクロック・レートを用いて、5MHzの変換器で2つの受信ビームの時間多重処理を行なう

50

場合、低域フィルタ70のコーナ周波数は7. $5\,\mathrm{MHz}$ とすることができる。同様に、受信ビームが3つである場合、低域フィルタ70のコーナ周波数は $5\,\mathrm{MHz}$ 、受信ビームが4つである場合3. $75\,\mathrm{MHz}$ とすることができる。

【0033】アナログ/デジタル変換器72が飽和した場合、高調波が発生する。高調波はデータ・サンプルにエイリアスを発生させる可能性があり、また低域フィルタ70によっては除去されない。この問題はアナログ/デジタル変換器72に供給されるアナログ信号をアナログ/デジタル変換器72が飽和するレベルより少し低いレベルに制限するリミッタ68によって解決することができる。その結果、アナログ/デジタル変換器72の飽和によって発生する高調波を防止することができる。

【0034】図4には、各処理チャンネルの時間多重遅 延ユニット22: の第1実施例のプロック図を示す。デ ジタル化ユニット201 (図3) からのデータ・サンプ ルは整数クロック遅延80に入力される。この整数クロ ック遅延80はデータ・サンプルにサンプル・クロック 周期に等しい増量で量子化された遅延を加える。データ ・サンプルに加えられる遅延は複数の受信ビームに対応 し、整数クロック遅延の出力を複数の受信ビームの形成 に用いることができるように時間多重化される。したが って、装置が4つの受信ビームを処理するように構成さ れる場合、線81上の整数クロック遅延80の出力は4 つの受信ビームに対応するデジタル・データ・サンプル のストリームを含む。第1のクロック・サイクルにおい て、データ・サンプルは第1の受信ビームの形成に必要 な量だけ遅延される。第2のクロック・サイクルにおい て、データ・サンプルは第2の受信ビームの形成に必要 30 な量だけ遅延される。第3のクロック・サイクルにおい て、データ・サンプルは第3の受信ビームの形成に必要 な量だけ遅延される。第4のクロック・サイクルにおい て、データ・サンプルは第4の受信ビームの形成に必要 な量だけ遅延される。以下、この処理が繰り返される。 その結果得られるデータ・ストリームは4つの受信ビー ムを同時に表わす時間多重データ・サンプルを含む。各 受信ビームは焦点と変換器に対する角度が異なる場合が ある。しかし、各受信ビームは送出される超音波エネル ギのパターン内に入っていなければならない。

【0035】整数クロック遅延80によって加えられる 遅延は主集束遅延発生器82によって制御され、1つの 集束遅延発生器がそれぞれの受信ビームに対応する。整 数クロック遅延は主集束遅延発生器82からの主集束制 御信号を受け取る。

【0036】整数クロック遅延の出力は線81上を主ビーム遅延84の入力と近接ビーム遅延86の入力に供給される。近接ビーム遅延86は主集束遅延発生器82と近接集束遅延発生器88からの集束制御信号を受け取る。主ビーム遅延84と近接ビーム遅延86は主受信ビ 50

ームの集合と近接受信ビームの集合を形成するのに用いられる。それぞれの近接受信ビームの角度は対応する主ビームの角度から少しずれている。主ビーム遅延84の出力は最大で4つの主ビームを形成するための時間多重データ・サンブルのストリームである。近接ビーム遅延86の出力は最大で4つの近接ビームを形成するための時間多重データ・サンブルのストリームである。したがって、主ビーム遅延84と近接ビーム遅延86は追加の受信ビームの生成を可能にするが、この場合ビーム形成のためのハードウエアを追加しなければならない。受信ビームの数が少なくてもよい場合、近接ビーム回路を削除することができる。

10

【0037】主ビーム遅延84の出力は遅延補間器90 に供給され、近接ビーム遅延86の出力は遅延補間器9 2に供給される。遅延補間器90および92の機能はそ れぞれのデータ・サンプルをサンプリング期間より小さ い増量で量子化された選択された小遅延量だけ遅延する ことである。したがって、たとえば、データ・ストリー ム内のそれぞれのサンプルは0、 $1/4\tau$ 、 $1/2\tau$ 、 あるいは3/4 τ だけ遅延することができる。ここで、 τはサンプリング期間である。遅延補間器はサンプリン グ・クロック・レートを上げることなく高画質の画像を 生成することを可能にする。遅延補間器90および92 は整数クロック遅延80と同様に時間多重化される。デ ータ・サンプルに加えられる遅延は、出力が最大で4つ の受信ビームを同時に表わすように時間多重化される。 遅延補間器90および92の小遅延情報は近接ビーム遅 延86から主小遅延制御信号および近接小遅延制御信号 として受け取られる。

【0038】遅延補間器90および92の出力はアポダ イゼーションおよび利得制御94、96に供給される。 アポダイゼーションおよび利得制御94、96はそれぞ れの受信ビームに対するデータ・サンプルの振幅を調整 するための乗算器からなる。アポダイゼーション情報 は、アポダイゼーションおよび利得制御94、96にア ポダイゼーション係数と利得係数を供給するアポダイゼ ーションRAM98に記憶されている。アポダイゼーシ ョン情報は係数発生器32および34からRAM98に ロードされる。制御94および96へのアポダイゼーシ 40 ョンおよび利得係数の適用はインターリーブ状態信号に よって受信ビームに同期される。時間多重遅延ユニット 22. の出力100および102はそれぞれ最大で4つ の受信ビームを同時に表わす時間多重データ・サンプル のストリームからなる。出力100は最大で4つの主受 信ピームを表わし、出力102は最大で4つの近接受信 ピームを表わす。図1に示すように、それぞれの処理チ ャンネルの出力は加算ユニット24によって加算され、 ピームフォーマ出力14が提供される。加算ユニット2 4の動作を次に詳細に説明する。

【0039】図5には整数クロック遅延80の一例のブ

ロック図を示す。アナログ/デジタル変換器 7 2 (図3)からのデータ・サンブルは2ポート・ランダム・アクセス・メモリ(以下、RAMという)110に入力される。2ポートRAM110はデータの同時書き込み/読み出しを可能にする。好適な実施例において、2ポートRM110は1024の記憶場所を有し、それぞれの記憶場所はアナログ/デジタル変換器 7 2からのデータ・サンブルを記憶するのに充分な数のビットを有する。好適な実施例では10ビット・データ・サンブルが用いられる。2ポートRAM110とその関連回路はデータ 10・サンブルに時間多重遅延を加える。2ポートRAM110はその出力に多重受信ビームを形成するためのデータ・サンブルのストリームを供給する。

【0040】2ポートRAM110は「循環」メモリとして動作する。メモリへのデータ・サンブルの書き込みにおいては、2ポートRAM110内の記憶場所が順次アドレス指定され、データ・サンブルがアドレス指定された記憶場所に記憶される。2ポートRAM110がいっぱいになると、書き込みアドレスは最初の記憶場所に戻り、次のデータ・サンプルはこの最初の記憶場所に書き込まれる。書き込みアドレスが再度順次指定され、データ・サンプルが前に記憶されたデータ・サンプルの上に書き込まれる。

【0041】データ・サンブルは書き込みアドレスからずれたアドレスからのデータを読み出すことによって遅延される。この読み出しアドレスもまた順次指定されて、入力データに対して遅延された出力データの連続したストリームが提供される。したがって、たとえば、読み出しアドレスが書き込みアドレスから10の記憶場所だけずれている場合、2ポートRAM110の出力に供30給されるデータ・サンブルは入力データ・サンブルに対して10のクロック・サイクルだけ遅延される。

【0042】受信中に動的な集束を行なうためには、デ ータサンプルに加えられる遅延を動的に変化させなけれ ばならない。遅延の変化は2ポートRAM110内の書 き込みアドレスと読み出しアドレスの差を変化させるこ とによって得られる。したがって、たとえば、書き込み アドレスと読み出しアドレスの差を10クロック・サイク ルの遅延に相当する10の記憶場所分の差から11クロ ックサイクルの遅延に相当する11の記憶場所分の差に変 40 えることができる。通常、必要な遅延は数サイクルの間 は一定のままであり、その後1クロック・サイクルずつ 増大される。後述するように、遅延の増大は読み出しア ドレス・カウンタを「停止する」ことによって行なわれ る。これによって書き込みアドレスと読み出しアドレス の差が変化する。1クロック・サイクルより小さい変化 量で量子化された小遅延が次に説明するように遅延補間 器によって与えられる。

【0043】上述したように、整数クロック遅延80は 複数の受信ピームを時間多重的に処理することができ 50 る。さらに、受信ビームの数は選択することができる。一実施例においては、1本、2本、3本、あるいは4本の受信ビームを処理することができる。受信ビームの数は超音波画像化装置に用いられる変換器によって決まる。したがって、たとえば、10MHzの変換器が用いられる場合、1本の受信ビームを処理することができ、2.5MHzの変換器が用いられる場合、4本の受信ビームを処理することができる。受信ビームの数は特定の変換器のタイプに対して設定され、「インターリープ係数」信号によって示される。

12

【0044】2ポートRAM110は装置クロックに同 期した書き込みアドレス・カウンタ114によってアド レス指定される。インターリーブ・カウンタ116は書 き込みアドレス・カウンタ114にカウント・イネープ ル信号を与える。 インターリーブ・カウンタ116は装 置クロックに同期しており、装置クロック周波数を所望 の受信ビーム数 (インターリープ係数) に応じて1、 2、3あるいは4で分周する。インターリーブ係数が1本の受信ビームに対応する1であるとき、書き込みアド レス・カウンタ114が各装置クロックパルスによって インクリメントされる。インターリープ係数が4である とき、書き込みアドレス・カウンタ114は3つおきの 装置クロックパルスによってインクリメントされる。し たがって、インターリープ係数が1である場合、すべて のデータ・サンプルが2ポートRAM110に記憶され る。インターリープ係数が4である場合、3つおきのデ ータ・サンプルが2ポートRAM110に記憶される。 変換器素子からのアナログ信号の最大周波数が低く、ま たナイキスト条件を満たすのに必要なサンプリング・レ ートが低いため情報の損失が発生しない。

【0045】2ポートRAM110の読み出しアドレスは読み出しアドレス・カウンタ120,122,124 および126によって供給される。これらの読み出しアドレス・カウンタの1つがそれぞれの受信ビームに対応する。読み出しアドレス・カウンタ120,122,124および126の出力は4対1マルチプレクサ130を介して2ポートRAM110の読み出しアドレス入力に供給される。4対1マルチプレクサ130の状態は読み出し制御カウンタ132によって制御される。読み出し制御カウンタ132によって制御される。読み出し制御カウンタ132によって制御される。読み出し制御カウンタ132の出力は4対1マルチプレクサ130の制御入力および2行-4行復号器134の出力は読み出しアドレス・カウンタ120,122,124および126のイネーブル入力に供給される。

【0046】読み出しアドレス・カウンタ120,122,124および126はそれぞれ2行-4行復号器134からのイネーブル信号、係数発生器32あるいは34(図2)からの初期遅延設定、主集束遅延発生器82(図4)からの主集束制御信号、および装置クロックを受け取る。初期遅延設定はある特定の受信ビームのため

のデータ・サンプルに加えるべき初期遅延を確立する。 主集束制御信号は加えられる遅延を変化させる停止コマ ンドを含む。

【0047】整数クロック遅延80の一例において、2 ポートRAM110は1024の記憶場所を有する。読 み出しアドレス・カウンタ120, 122, 124およ び126のそれぞれは12ビット増分器であり、12ビ ット初期遅延設定を受け取る。選択された読み出しアド レス・カウンタの最上位の10ビットは4対1マルチプ レクサ130を介して2ポートRAM110の読み出し アドレス入力に供給される。この構成はデータ・サンプ ルを最大で1024クロック・サイクルだけ遅延するこ とを可能にする。それぞれの読み出しアドレス・カウン 夕の最下位の2ビットは1クロック・サイクルより小さ い小遅延を表わし、整数クロック遅延には用いられな い。後述するように、小遅延は遅延補間器90によって 加えられる。好適な実施例において、総遅延は1/4ク ロック・サイクルの変化量で量子化され、1クロック・ サイクルは4遅延量を表わす。ある特定の受信ピームの 遅延を変化させる必要がないとき、停止コマンドは不活 動状態であり、対応する読み出しアドレス・カウンタは (1クロック・サイクルに対応する) 4だけインクリメ ントされる。これによって2ポートRAM110に与え られる読み出しアドレスは1記憶場所だけインクリメン トされる。ある特定の受信ビームの遅延を変化させる必 要があるとき、停止コマンドが活動状態であり、対応す る読み出しアドレス・カウンタは3だけインクリメント される。これはクロック・サイクルの3/4に対応する が、2ポートRAM110に与えられる読み出しアドレ スは停止し(同じままであり)、遅延補間器90によっ 30 て加えられる小遅延は総変化量が1遅延量になるように 調整される。

【0048】整数クロック遅延80の動作を、4つの受 信ビームの処理のタイミングを示す図6を参照して説明 する。前述したように、書き込みアドレス・カウンタ1 14は3つおきの装置クロックパルスで状態が変化す る。2ポートRAM110は所定の期間にわたる入力信 号を表わすデータ・サンプルを含む、第1のクロック・ サイクル中に、4対1マルチプレクサ130は読み出し 読み出しアドレスは2ポートRAM110の読み出しア ドレスに与えられる。読み出しアドレス・カウンタ12 0は第1の受信ピームに必要な遅延を表わす読み出しア ドレスを含む。読み出しアドレス・カウンタ120によ って指定されたアドレスに記憶されたデータ・サンプル は線81上で2ポートRAM110によって供給され る。第2のクロック・サイクル中に、4対1マルチプレ クサ130は読み出しアドレス・カウンタ122の出力 を選択し、そこに記憶された読み出しアドレスは2ポー トRAM110に与えられる。読み出しアドレス・カウ 50

ンタ122は第2の受信ビームに必要な遅延を表わす読 み出しアドレスを含む。読み出しアドレス・カウンタ1 22によって指定されたアドレスに記憶されたデータ・ サンプルは線81上で2ポートRAM110によって供 給される。同様に、読み出しアドレス・カウンタ124 および126の出力は第3および第4のクロック・サイ クル中に2ポートRAM110に与えられ、第3および 第4の受信ビームを表わすデータ・サンプルは線81上 で2ポートRAM110から供給される。その結果得ら れる2ポートRAM110の出力は4つの受信ビームを 形成するためのデータ・サンプルが時間多重化されたシ リアル・データ・ストリームである。

【0049】上述したように、読み出しアドレス・カウ ンタ120, 122, 124および126は係数発生器 32、34からの初期遅延設定および主集束遅延発生器 8 2 からの停止コマンドを受け取る。それぞれの読み出 しアドレス・カウンタには集束遅延発生器が設けられ る。線140上で停止コマンドを時間多重化して、異な る集積回路に実装することのできる整数クロック遅延8 0と主集東遅延発生器82の間の相互接続の数を低減す ることができる。停止コマンドのアドレス指定は2行-4行復号器134によって生成されるイネーブル信号に よって制御される。

【0050】当該技術分野で周知の通り、超音波アレイ 内の各素子に加えられる遅延の一般式は中心素子、受信 走査線の角度、焦点の範囲あるいは深度等の基準に対す る、アレイ内の素子の位置の関数である。ある特定の走 査線について、動的な集束を行なうためには、素子Xの 位置と走査線の角度もは通常固定され、その範囲は時間 の関数とされる。動的な集束を行なっている間、各変換 器素子に必要な遅延は増大する。

【0051】本発明では、遅延の増大は読み出しアドレ ス・カウンタの1つを停止することを意味する。上述し たように、読み出しアドレス・カウンタが停止される と、読み出しアドレスと書き込みアドレスの差が増大 し、その結果データ・サンプルに与えられる遅延が増大 する。それぞれの読み出しアドレス・カウンタに対する 初期遅延設定は特定の変換器素子(X位置)に対する遅 延と走査線角度を表わす。特定の走査線上の動的な集束 アドレス・カウンタ120を選択し、そこに記憶された 40 に必要な遅延は対応する主集束遅延発生器82によって 決定される。変換器素子の位置、走査線角度および遅延 式に基づいて、各集束遅延発生器は対応する読み出しア ドレス・カウンタの内容によって表わされる必要な遅延 をいつ変化させなければならないかを判定し、停止コマ ンドを発する。停止コマンドは装置クロックと同期され る。集束遅延発生器は同時係属中の「Focal Delay Gene rator For Digital Phased Array Ultrasound Beamfor mer (デジタル・フェーズド・アレイ超音波ピームフォ ーマ用集束遅延発生器)」{譲受人のDocket(ドケッ ト)番号1092274》に詳細に説明され、ここに参

照のために引用されている。

【0052】前述したように、読み出しアドレス・カウ ンタは停止が必要でないとき4だけインクリメントされ る。読み出しアドレス・カウンタの最下位の2ビットは 2ポートRAM110には与えられないため、読み出し アドレス・カウンタに「4」を加えることによって2ポ ートRAM110内の読み出しアドレスが「1」だけイ ンクリメントされ、加えられる遅延は固定されたままで ある。停止が必要な場合、読み出しアドレス・カウンタ は「3」だけインクリメントされる。読み出しアドレス 10 ・カウンタの最下位の2ピットは2ポートRAM110 に与えられないため、読み出しアドレス・カウンタは2 ポートRAM110内の同じアドレスで停止され、それ によって粗遅延が1サンプル期間だけ遅延される。後述 するように、遅延補間器90は、停止コマンドが与えられ たとき総遅延がサンプル・クロック期間 (1遅延量) の 1/4だけ変化するように、サンプル・クロック期間の 何分の1かだけ遅延を調整する。

【0053】図7には主ビーム遅延84と近接ビーム遅延86の一例のプロック図を示す。主ビームと近接ビームの概念は、必要な回路構成を大幅に増大することなく同時に処理される受信ビームの数を増大させるのに用いられる。各主受信ビームはそれからわずかに角度の変位した対応する近接受信ビームを有する。この角変位は遅延の小さな差に相当する。図8に示す例では、1~4の主ビームと1~4の近接ビームを処理することができる。

【0054】主ビーム遅延84は好適には12段のシフト・レジスタ150として構成される。シフト・レジスタ150は各主ビーム内の各データ・サンプルに12クロック・サイクルの固定された遅延を加える。すべての変換器素子のデータ・サンプルに同じ固定された遅延を加えてもビームの方向付けすなわち動的な集束には効果がないことが理解されるであろう。シフト・レジスタ150は好適にはビームフォーマによって処理可能な受信ビームの数(本実施例は「1」、「2」、「3」あるいは「4」)で割ることのできる数の段を有する。

【0055】近接ビーム遅延86は通常24の記憶場所を有する2ポートRAM152を含む。線81上に2ポートRAM110(図5)によって供給されるデータ・サンプルは2ポートRAM152の書き込みデータ入力とシフト・レジスタ150の第1段に与えられる。近接ビームに関係する遅延は主ビームに対して12±12クロック・サイクルである。近接ビーム遅延86は主ビームに加えられた停止コマンドを取り除き、近接ビームの処理に必要な停止コマンドを与える。

【0056】 書き込みアドレス制御154は2ポートRAM152の書き込みアドレス入力にインターリープされた書き込みアドレスを供給する。また、書き込みアドレス制御154は遅延補間器90(図4)に主小遅延制

16

御を供給する。主集束遅延発生器82(図4)は書き込みアドレス制御154に主集束制御を供給する。読み出しアドレス制御156は2ポートRAM152の読み出しアドレス入力にインターリープされた読み出しアドレスを供給する。また、読み出しアドレス制御156は遅延補間器92(図4)に近接小遅延制御を供給する。近接集束遅延発生器88(図4)は読み出しアドレス制御156に主集束制御を供給する。書き込みアドレス制御154と読み出しアドレス制御156は係数発生器32、34(図2)からの遅延設定を受け取る。

【0057】図8には、書き込みアドレス制御154と 読み出しアドレス制御156の実施に適当な回路の一例 を示す。アドレス・カウンタ160、162、164お よび166は4対1マルチプレクサ168に結合された 出力を有し、2ポートRAM152へのインターリープ されたアドレスを提供する。書き込みアドレス制御15 4の場合、このインターリープされたアドレスは書き込 みアドレスであり、読み出しアドレス制御156の場 合、このインターリープされたアドレスは読み出しアド レスである。それぞれのアドレス・カウンタは受信ビー ムの1つに対応する。4対1マルチプレクサ168の状 態は制御カウンタ170によって制御される。制御カウ ンタ170の状態は現在処理中の受信ピームを示すイン ターリープ状態信号を表わす。したがって、線81上の データ・サンプルが受信ビーム「0」を表わすとき、制 御カウンタ170によって与えられるインターリープ状 態信号によってアドレス・カウンタ160が選択され る。制御カウンタ170は処理される受信ビームを連続 的に順次指定する。

【0058】アドレス・カウンタ160、162、16 4および166のそれぞれは2ぽ-とRAM152内の 「24」の記憶場所に対応するMDD24カウンタおよ び遅延補間のための2つの追加段を有する。それぞれの MDD24カウンタの出力は4対1マルチプレクサ16 8に供給される。制御カウンタ170の出力は2行/4 行復号器172に供給される。2行-4行復号器172 の出力はアドレス・カウンタ160、162、164お よび166のイネーブル入力である。それぞれのアドレ ス・カウンタは集束制御信号と、制御カウンタ170に よって生成されるインターリーブ状態信号と同期したイ ネーブル信号を受け取る。主集束制御信号は書き込みア ドレス制御154内のカウンタに与えられ、近接集束制 御信号は読み出しアドレス制御156内のカウンタに与 えられる。上述したように、集束制御信号は、イネーブ ルされたカウンタを「4」遅延量だけすすめて一定した 遅延を生じさせるがあるいはイネーブルされたカウンタ を「3」遅延量だけ進めて遅延を変化させる停止コマン ドを含む。

れた書き込みアドレスを供給する。また、書き込みアド 【0059】書き込みアドレス制御154内のイネーブ レス制御154は遅延補間器90(図4)に主小遅延制 *50* ルされたカウンタの内容は対応する受信ビームのデータ

サンプルと同期して2ポートRAM152の書き込み アドレス入力に与えられる。書き込みアドレス制御15 4内のカウンタは読み出しアドレス・カウンタ120, 124および126 (図5) と同じ停止コマンドを受け 取るため、停止コマンドはキャンセルされ、2ポートR AM152に記憶されたデータは主集束制御信号の停止

コマンドに関係した遅延を含まない。

【0060】また、読み出しアドレス制御160は図8 に示す回路によって実施することもできる。書き込みア ドレス制御154と読み出しアドレス制御156の実施 10 は別個の回路を用いて行なわれることがわかる。アドレ ス・カウンタ160, 162, 164および166の出 力は4対1マルチプレクサ168を介して2ポートRA M152の読み出しアドレス入力に与えられる。4対1 マルチプレクサ168は上述した制御カウンタ170に よって生成されるインターリーブ状態信号によって制御 される。読み出しアドレス制御156内の各カウンタは 2ポートRAM152内のそれぞれの1記憶場所に1つ の状態が対応するMDD24カウンタと遅延補間のため の2つの追加段を有する。読み出しアドレス制御156 内の各カウンタはインターリーブ状態信号と同期したイ ネーブル信号と近接集束遅延発生器88 (図4) からの近 接集束制御信号を受け取る。近接集束制御信号は各アド レス・カウンタに対する停止コマンドを含み、インター リーブ状態信号に同期している。したがって、読み出し アドレス制御156内のカウンタは近接ビームに対する 停止コマンドにしたがって制御される。線110上の2 ポートRAM152の出力は「1」~「4」の近接受信 ビームを表わす時間多重データ・サンプルを含む。

【0061】すなわち、主ビームに対する遅延は2ポー トRAM110 (図5) によってデータ・サンプルに加 えられる。2ポートRAM110からのデータ・サンプ ルがシフト・レジスタ150によってさらに12クロッ ク・サイクルだけ遅延されて、出力線180上に主ビー ム・データ・サンプルが生成される。2ポートRAM1 52とそれに関係する書き込みアドレス制御154およ び読み出しアドレス制御156が主ビームに必要な停止 を取り除き、近接ビームに必要な停止を与えて出力線1 80上に近接ビーム・データ・サンプルを提供する。

【0062】アドレス・カウンタ160、162、16 4および166のそれぞれの最下位の2ピットは制御力 ウンタ170によって生成されるインターリープ状態信 号によって制御される4対1マルチプレクサ184に入 カされる。アドレス・カウンタ160, 162, 164 および166のそれぞれの最下位の2ピットはそれぞれ のピームに必要な小遅延すなわち分数遅延を表わす。4 対1マルチプレクサ184の出力は時間多重小遅延制御 信号である。 書き込みアドレス制御154の小遅延信号 出力は各主ビームに加わる小遅延を表わし、遅延補間器 90 (図4) に与えられる。読み出しアドレス制御15

18 6 の小遅延信号出力は各近接ビームに加わる小遅延を表 わし、遅延補間器92(図4)に与えられる。

【0063】図9には時間多重遅延補間器のプロック図 を示す。この遅延補間器はサンプリング・クロック周期 より短い遅延量で量子化された異なる選択可能な遅延量 を有する有限インパルス応答(FIR)デジタル・フィ ルタ196を有する。このFIRデジタル・フィルタは フラットな振幅応答と周波数の関数としてのリニアな遅 延量を持つように設計されている。FIRデジタル・フ ィルタに異なるフィルタ係数を適用することによって異 なる遅延量が得られる。この遅延補間のためのFIRデ ジタル・フィルタは偶数の段を有し、対称である。好適 な実施例では、FIRデジタル・フィルタ196は6つ の段を有し、サンプリング期間の0倍、1/4, 1/2 および3/4の遅延量を生成する。遅延補間のための好 適なFIRデジタルフィルタ196が同時係属中の「De lay Interpolator For Digital Phased Array Ultrasou nd Beamformer (デジタル・フェーズド・アレイ超音波 ビームフォーマ用遅延補間器)」と題する出願(譲受人 Docket (ドケット) 番号1092185)) に開示さ れ、ここに参照のめに引用されている。

【0064】 FIRデジタル・フィルタ遅延補間器は内 部フィードバックを有しないため複数の受信ビームを時 間多重処理するための時間多重ビーム・フォーマに用い ることができる。それぞれのピームに関するデータはF IRデジタル・フィルタ内で個別に処理される。

【0065】主ビーム遅延84あるいは近接ビーム遅延 86からの時間多重データ・サンプルはインターリープ 状態信号に同期される。インターリーブ状態信号が2行 - 4行復号器202によって復号されてイネーブル信号 EN1, EN2, EN3, およびEN4が提供される。 これらのイネーブル信号は任意の瞬時にどのビームが処 理中であるかを示す。したがって、たとえば、イネーブ ル信号EN1が活動状態であるとき、データ・サンプル はピーム「0」を表わす。データ・サンプルはシフト・ レジスタ204、206、208および210に並列に 入力される。FIRデジタル・フィルタ196が6つの 段を有する実施例では、各シフト・レジスタはそれぞれ がNピットからなる6つの段を有する(ここで、Nは各 40 データ・サンプル中のビットの数)。シフト・レジスタ 204、206、208および210へのデータ・サン プルの移動はイネーブル信号EN1, EN2, EN3お よびEN4によって制御される。第1のクロック・サイ クル中には、イネーブル信号EN1が活動状態であり、 ピーム0を表わすデータ・サンプルがシフト・レジスタ 204にロードされる。第2のクロック・サイクル中に は、イネーブル信号EN2が活動状態であり、ピーム1 を表わすデータ・サンプルがシフト・レジスタ206に ロードされる。第3のクロック・サイクル中には、イネ 50 ープル信号EN3が活動状態であり、ピーム2を表わす

30

データ・サンプルがシフト・レジスタ208にロードさ れる。第4のクロック・サイクル中には、イネーブル信 号EN4が活動状態であり、ビーム3を表わすデータ・ サンプルがシフト・レジス210にロードされる。シフ トレジスタのそれぞれが4つの受信ビームのうちの1つ の6つの連続するサンプルを含むようにこの処理が繰り 返される。したがって、シフト・レジスタ204はビー ム0の6つの連続するサンプルを含み、シフト・レジス タ206はビーム1の6つの連続したサンプルを含む。 他も同様である。

> 【0066】シフト・レジスタ204、206、208 および210の出力は4対1マルチプレクサ214に供 給される。4対1マルチプレクサ214の4つの入力は それぞれ、6つのNビットのデータ・サンプルを含む。 4対1マルチプレクサ214はインターリープ状態信号 によって制御される。4対1マルチプレクサ214の出 力は、時間多重化された受信ビームのうちの1つを表わ す、それぞれがNビットからなる6つのデータ・サンプ ルA~Fである。4対1マルチプレクサ214からのデ ータ・サンプルA~FはFIRデジタル・フィルタ19 6の入力に供給される。フィルタ係数CA, CB, C C, CD. CEおよびCFが係数記憶ユニット216から FIRデジタル・フィルタ196に供給される。係数記 憶ユニット216はランダム・アクセス・メモリとする ことができる。所望の小遅延に対応する一組の係数が、 近接ビーム遅延86 (図4) からの小遅延制御信号によ って係数記憶ユニット216内でアドレス指定される。 所望の小遅延はそれぞれが異なるフィルタ係数群(CA ~ CF)を必要とする。

【0067】FIRデジタル・フィルタ196におい て、フィルタ係数が6つのデータ・サンプルA~Fにそ れぞれ掛けられ、その結果の和から出力データ・サンプ ルが求められる。上述したように、遅延補間器はデータ ・サンプルをサンプリング・クロック期間より短い変化 量で量子化された選択された遅延量だけ遅延する。好適 な実施例では、遅延補間器はサンプリング・クロック期 間の0倍, 1/4, 1/2および3/4の遅延量を生成 する。したがって、FIRデジタル・フィルタ196の 出力は最大で4つの受信ビームを形成するための時間多 重データを含むデータサンブルのストリームである。こ れらのデータサンプルは整数クロック遅延80によって 整数個のクロック・サイクルだけ遅延され、また対応す る遅延補間器90および92によってサンプリング・ク ロック期間より短い小遅延量だけ遅延される。

【0068】図10には加算ユニット24(図1)の一 部を示す。図10に示す加算回路は受信ビームフォーマ の16の処理チャンネルの出力を加算する。上述したよ うに、通常のフェーズド・アレイ超音波変換器は128 の変換器素子を有し、したがって受信ビームフォーマ内 に128の処理チャンネルを必要とする場合がある。図 50 ポートRAM300が用いられる。3ポートRAM30

2に示す好適なアーキテクチャでは、それぞれの受信器 基板は変換器アレイの16の要素からの信号を処理し、 それぞれの受信器基板はこれら16のチャンネルを加算 するための図10に示す加算回路を有する。この加算回 路の出力はデイジーチェーン構成のバスXバス40およ びYパス42に与えられる。各受信器基板からの加算出 力が同期されるようにするためにパイプライン構造が用 いられる。

20

【0069】図10において、16の処理チャンネルの 10 出力 (時間多重遅延ユニット22;の出力) は加算ユニ ット230, 232, 234, および236によってー 度に4つずつ加算される。加算ユニット230、23 2, 234, および236の出力はそれぞれパイプライ ン・レジスタ240, 242, 244および246を介 して4入力加算ユニット250に供給される。加算ユニ ット230, 232, 234, および236への各入力 は時間多重遅延ユニット221(図4)の主ビーム出力 100あるいは近接ビーム出力102によって表わされ る時間多重化され、遅延されたデータ・サンプルのスト リームである。パイプライン・レジスタ240、24 2,244および246はそれぞれ装置クロックによっ てクロックされる。加算ユニット250の出力はパイプ ライン・レジスタ251を介して加算ユニット254に 供給される。加算ユニット254はまた前の受信器基板 からのバス入力があればこれを受け取る。加算ユニット 254へのパス入力はデイジーチェーン構造内の前のす べての処理チャンネルの加算出力を含む。加算ユニット 254の出力は一連のパイプライン・レジスタ260. 262, 264および266を介して4対1マルチプレ 30 クサ270に供給される。パイプライン・レジスタ26 2,264および166の出力は4対1マルチプレクサ 270の入力に与えられる。4対1マルチプレクサ27 0はインターリーブ状態信号によって制御される。レジ スタ260, 262, 264および266およびマルチ プレクサ270はインターリープ係数に応じてそれぞれ の受信器基板の加算出力に2、3あるいは4クロックサ イクルの遅延を挿入することを可能にする。これによっ て、インターリープ係数が異なる場合にもすべての受信 器基板からの出力を同期させることが可能になる。した がって、加算ユニットとの最終出力はすべての処理チャ ンネルのデータ・サンプルの時間同期された和を表わ す。加算ユニットの出力は時間多重化されたままであ り、「1」~「4」の受信ビーム上の焦点からの総受信 信号強度を表わす。

【0070】図11には時間多重遅延ユニット22 い (図1)の第2の実施例を示す。図4と図11におい て同じ構成要素には同じ参照符号が付されている。図1 1の実施例にはそれぞれが時間多重化された受信ビーム を表わす2つのデータ・ストリームを生成するための3 0は2つの異なるアドレスに対するデータの書き込みとデータの読み出しを同時に行なう能力を有する。ただし、同じアドレスに対するデータの書き込みと読み出しを同時に行なうことはできない。通常、この3ポートR AM300は2つの異なるアドレスからの同時読み出しを可能にする2組のセンス・アンプと復号器を用いて構成される。図11の構成は最大で4つの受信ビームを表わすデータ・サンプルを含むグループ1データ・ストリームと最大で4つの受信ビームを表わすデータ・サンプルを含むグループ2データ・ストリームを生成する。グループ1のビームとグループ2のビームは前述した主ビームと近接ビームの場合と異なり、互いに対して所定のオフセット角内に入っている必要はない。ただそれぞれの受信ビームが送出された超音波エネルギのパターン内に入っているだけでよい。

【0071】3ポートRAM300は装置クロックと同期した書き込みアドレス・ポインタ302によってアドレス指定される。インターリーブ・カウンタ304が書き込みアドレス・カウンタ302にカウント・イネーブル信号を供給する。インターリーブ・カウンタ304は20装置クロックに同期しており、所望の受信ビーム数(インターリーブ係数)に応じて装置クロック周波数を1、2、3あるいは4で分周する。書き込みアドレス・カウンタ302およびインターリーブ・カウンタ304はそれぞれ図5に示す上述した書き込みアドレス・カウンタ114およびインターリーブ・カウンタ116に対応する。

【0072】グループ1読み出しアドレス制御310が 3ポートRAM300の読み出しアドレス1入力にグル ープ1のインターリープされたアドレスを供給する。ま 30 た、グループ1読み出しアドレス制御310は遅延補間 器90にグループ1小遅延制御を供給する。グループ1 集束遅延発生器312がグループ1読み出しアドレス制 御310にグループ1集束制御を供給する。グループ2 読み出しアドレス制御320が3ポートRAM300の 読み出しアドレス2入力にグループ2のインターリーブ されたアドレスを供給する。また、グループ2読み出し アドレス制御320は遅延補間器92にグループ2小遅 延制御を供給する。グループ2集束遅延発生器322が グループ2読み出しアドレス制御320にグループ2集 40 束制御を供給する。グループ1集束遅延発生器312お よびグループ2集束遅延発生器322は図4に示す上述 した集束遅延発生器82および88と同じ機能と構造を

【0073】グループ1読み出しアドレス制御310およびグループ2読み出しアドレス制御320は図8に示し上述したように構成することができる。ただし、アドレスカウンタ160,162,164および166はMDD24カウンタではない。その代わりに、グループ1読み出しアドレス制御310およびグループ2読み出し 50

アドレス制御320内のカウンタは3ポートRAM300のアドレス入力と同じ数のビットに加えて小遅延の制御のための2つのビットを有する。たとえば、この3ポートRAM300は1024のアドレスを有する。この場合、グループ1読み出しアドレス制御310およびグループ2読み出しアドレス制御320内のカウンタはそれぞれ12ビット、すなわち3ポートRAM300をアドレス指定するための10ビットと小遅延の制御のための2ビットを有する。

【0074】3ポートRAM300の読み出しデータ1出力は遅延補間器90にグループ1データストリームとして供給される。3ポートRAM300の読み出しデータ2出力は遅延補間器92にグループ2データ・ストリームとして供給される。上述したように、グループ1のビームとグループ2のビームは関係付けられている必要はない。遅延補間器90および92の出力はそれぞれアポダイゼーションおよび利得制御94,96に供給される。これらの遅延補間器とアポダイゼーションおよび利得制御は図4に示しまた上述したものに対応する。

【0075】本発明の現在考えられる好適な実施例を図示および説明したが、当業者には特許請求の範囲から逸脱することなくさまざまな変更や改造が可能であることは明らかであろう。

【0076】以上本発明の各実施例について詳述したが、ここで、各実施例の理解を容易にするために、各実施例ごとに要約して以下に列挙する。

【0077】1. 超音波変換器アレイ(10)から受 け取った信号を処理するための超音波ビームフォーマ (12) であって、それぞれが前記の超音波変換器アレ イ(10)の素子からの信号を受け取る複数の処理チャ ンネル、受け取った信号をサンプリング・レートfでデ ジタル・サンプルに変換するデジタル化手段(20:、 202、・・・、20。)、遅延係数に応じて前記のデ ジタル・サンプルを時間多重化した遅延量だけ遅延して 2 つあるいはそれ以上の受信ビームを形成するための遅 延され、時間多重化されたデジタル・サンプルのストリ ームを生成する時間多重遅延手段(221、222、・ ・・, 22。)、前記の遅延され時間多重化されたデジ タル・サンプルを加算して前記の2つあるいはそれ以上 の受信ビームを表わす時間多重出力サンプルのストリー ムを形成する加算手段(24)、前記の遅延係数を前記 の各処理チャンネル内の時間多重遅延手段(221、2 22 、・・・, 22。) に供給する係数発生器 (28) からなる超音波ピームフォーマである。

【0078】2. 前記の時間多重遅延手段は、前記のデジタル・サンプルをサンプリング期間1/fに等しい増量で量子化された選択された遅延量だけ遅延する遅延手段を有し、前記の遅延手段は前記のデジタル・サンプルを記憶するメモリ手段、前記のデジタル・サンプルを前記のメモリ手段書き込む手段、および前記のデジタル

・サンプルを前記のメモリ手段の前記の時間多重化され た遅延に対応する位置から読み出す時間多重読み出し手 段からなる上記1に記載の超音波ビームフォーマであ

[0079] 3. 前記の読み出し手段は、処理される 各受信ビームに対する読み出しカウンタからなり、各読 み出しカウンタは所望の遅延に対応する前記のメモリ手 段内の位置をアドレス指定する手段と各クロック・サイ クル中に処理される受信ビームを表わすインターリープ 制御信号に応じて選択された読み出しカウンタの出力を 10 前記のメモリ手段に与えるマルチプレクサ手段を含む上 記2に記載の超音波ピームフォーマである。

[0080] 4. 前記の時間多重遅延手段はさらに、 前記の遅延されたデジタル・サンプルを処理して2つあ るいはそれ以上の主ビームを形成するための時間多重デ ジタル・サンプルを含む第1のデータ・ストリームと2 つあるいはそれ以上の近接ビームを形成するための時間 多重デジタル・サンプルを含む第2のデータ・ストリー ムを提供する主ビームおよび近接ビーム遅延処理手段を 有し、各近接ビームは対応する主ビームを有し、各近接 20 ビームは対応する主ビームの所定の角度範囲内にある上 記2に記載の超音波ピームフォーマである。

【0081】5. 前記の時間多重遅延手段はさらに、 前記のデジタル・サンプルをサンプリング期間1/fよ り短い増量で量子化された選択された遅延量だけ遅延す る遅延補間器を有する上記2に記載の超音波ピームフォ ーマである。

[0082] 6. 前記の時間多重遅延手段、前記の加 算手段、および前記の係数発生器はそれぞれ選択された 数の受信ビームを処理するためのプログラム可能な手段 30 を有する上記2に記載の超音波ピームフォーマである。

[0083] 7. 前記の加算手段は第1のクロック・ サイクル中に複数のチャンネル群の遅延されたデジタル ・サンプルを加算して複数の中間和を提供する手段と、 第2のクロック・サイクル中に前記の複数の中間和を加 算して前記の複数のチャンネル群を表わす和を形成する 手段を含むパイプライン構造を有する上記1に記載の超 音波ピームフォーマである。

【0084】8. 前記のメモリ手段は書き込みポー ト、第1の読み出しポート、および第2の読み出しポー トを有する3ポート・ランダム・アクセス・メモリから なり、前記の時間多重遅延手段は第1のインターリープ されたアドレスを前記の第1の読み出しポートに供給す る第.1 の読み出しアドレス制御と第2のインターリープ されたアドレスを前記の第2の読み出しポートに供給す る第2の読み出しアドレス制御を有し、前記の第1の読 み出しポートは前記の第1のインターリープされたアド レスに応じて時間多重化されたデータ・サンプルの第1 のストリームを供給し、前記の第2の読み出しポートは 前記の第2のインターリープされたアドレスに応じて時 50 24

間多重化されたデータ・サンプルの第2のストリームを 供給する上記2に記載の超音波ピームフォーマである。

[0085] 9. 前記の第1および第2の読み出しア ドレス制御はそれぞれ処理される各受信ビームに対する 読み出しカウンタからなり、各読み出しカウンタは所望 の遅延に対応する前記の3ポート・ランダム・アクセス ・メモリ内の位置をアドレス指定する手段と各クロック ・サクル中に処理される受信ビームを表わすインターリ ープ制御信号に応じて選択された読み出しカウンタの出 力を前記のメモリ手段に与えるマルチプレクサ手段とを 含む上記8に記載の超音波ビームフォーマである。

【0086】10. 超音波変換器アレイ(10)から 受け取った信号を処理するための超音波ビームフォーマ (12) であって、それぞれが前記の超音波変換器アレ イ(10)の素子からの信号を受け取る複数の処理チャ ンネル、受け取った信号をサンプリング・レート f でデ ジタル・サンプルに変換するデジタル化手段であって、 受け取った信号を増幅するための増幅器(62)、増幅 された信号を制限するためのリミッタ (68)、制限さ れた信号から高周波成分を除去するための低域フィルタ (70)、および制限されフィルタにかけられた信号を 前記のデジタル・サンプルに変換するためのアナログ/ デジタル変換器(72)からなり、前記のリミッタ(6 8) は前記のアナログ/デジタル変換器 (72) の飽和 を防止する手段を含むデジタル化手段(201,20 2, ・・・, 20n)、前記のデジタル・サンプルを選 択された遅延量だけ遅延して受信ビームを形成するため の遅延されたデジタル・サンプルのストリームを生成す る遅延手段(2231, 222, ・・・, 22n)、前 記の遅延されたデジタル・サンプルを加算して前記の受 信ビームを表わす出力サンプルのストリームを形成する 加算手段(24)からなる超音波ピームフォーマであ る。

[0087]

【発明の効果】以上のよに、本発明によれば、超音波変 換器アレイの素子からの信号をデジタル化手段でデジタ ル・サンプルに変換し時間多重化遅延ユニットでこのデ ジタル・サンプルを遅延係数に応じて時間多重化した遅 延量だけ遅延して2またはそれ以上の受信ビームを形成 し、このデジタル・サンプルを加算して受信ビームを表 す時間多重出力サンプルのストリームを形成するように したので、超音波変換器における焦点の深さと方向を時 間とともに動的に変化させることができ、走査される領 域の超音波画像が得られ、血流等のカラー・ドップラ画 像化および高解像度画像を比較的少ない回路構成と低コ ストで得ることができる。

【図面の簡単な説明】

【図1】本発明のデジタル・フェーズド・アレイ超音波 ピームフォーマのプロック図である。

【図2】図1に示す超音波ピームフォーマの好滴なアー

40

キテクチャの概略図である。

【図3】送受信スイッチを介して変換器素子に接続された、図1に示す超音波ビームフォーマの処理チャンネルの1つのデジタル化ユニットのブロック図である。

【図4】図1に示す超音波ピームフォーマの処理チャンネルの1つの時間多重遅延ユニットの第1実施例のプロック図である。

【図5】図4に示す整数クロック遅延のプロック図であ ろ

【図6】図5に示す整数クロック遅延の時間多重動作を 10 示すタイミング図でる。

【図7】図4に示す主ビーム遅延と近接ビーム遅延のプロック図である。

【図8】図7に示す書き込みアドレス制御と読み出しアドレス制御を表わすプロック図である。

【図9】図4に示す各遅延補間器を表わすプロック図である。

26

【図10】図1に示す加算ユニットの一部のプロック図である。

【図11】図1に示す超音波ピームフォーマの1つの処理チャンネルのための時間多重遅延ユニットの第2実施例のブロック図である。

【符号の説明】

10 フェーズド・アレイ超音波変換器

101~ 10n 変換器素子

12 受信ピームフォーマ

20:~20。 デジタル化ユニット

221~22。 時間多重遅延ユニット

24, 254 加算ユニット

28 コントローラ


301 ないし30 n 受信器基板

32,34 係数発生器


44 制御CPU


52,56 デマルチプレクサ

【図6】

















【図5】









[図8]








[図10]



【図11】



(24)

特開平8-56944

フロントページの続き

G 0 3 H 3/00

技術表示箇所